高通发布HBC近存AI架构：能效是HBM的6倍，AI推理的玩法要变了 AI 推理的"内存墙"一直是行业心病。算力涨得快，带宽跟不上，再强的 GPU 也得等数据。 HBM 是主流方案，但贵、热、封装复杂。 高通昨天扔出的答案是——HBC。一种把 AI 加速器直接塞进内存堆叠下面的近存计算架构，号

高通发布HBC近存AI架构：能效是HBM的6倍，AI推理的玩法要变了

AI 推理的"内存墙"一直是行业心病。算力涨得快，带宽跟不上，再强的 GPU 也得等数据。

HBM 是主流方案，但贵、热、封装复杂。

高通昨天扔出的答案是——HBC。一种把 AI 加速器直接塞进内存堆叠下面的近存计算架构，号称带宽能效是 HBM 的 6 倍，容量是片上 SRAM 的 200 倍。

如果真能落地，AI 加速器的游戏规则可能真的要重写了。

内存墙到底有多痛

先搞清楚问题出在哪。

大模型推理时，绝大多数时间不是在算，而是在"等数据"。计算单元跑得再快，如果数据从内存搬过来要等几百个周期，整体性能就被死死卡住。这就是所谓的内存墙。

HBM 已经是当前最好的带宽方案——通过硅中介层把多个 DRAM 堆叠连到计算芯片上，带宽能做到 TB/s 级别。但代价也明摆着：

HBM 贵：一个 HBM3E 堆叠成本上百美元 HBM 热：带宽高也就意味着功耗大 HBM 封装复杂：需要 CoWoS、硅中介层这些先进封装，产能还卡脖子

高通打出的 HBC，本质上就是想用一个更便宜、更省电的方式，绕过 HBM 的瓶颈。

HBC 干了什么

思路极其简单粗暴。

传统方案是加速器芯片和 HBM 内存分开，通过中介层互联。HBC 的做法是：把 AI 加速器从 SoC 上拆下来，直接塞到 LPDDR 内存堆叠的正下方。

两者通过硅通孔垂直互联，数据路径缩短到几乎可以忽略不计。不需要昂贵的 HBM，不需要复杂的硅中介层，用标准封装就能把多个 HBC 堆叠放到一个计算设备里。

高通数据中心业务负责人 Tony Pialis 的原话非常直白：

"我们把 AI 加速器从 XPU 里分离出来，直接放到 DRAM 堆叠下面。这意味着我们拥有了 SRAM 级别的性能优势，同时保留了堆叠内存在密度和容量上的好处。HBM 的连接拥塞问题不存在了。更低功耗、更少发热，而且去掉了昂贵的硅中介层。"

数字也很炸裂：带宽能效比 HBM 高 6 倍，容量是片上 SRAM 的 200 倍以上。

路线图：从 LPDDR5X 到两代 HBC

高通同时公布了时间表：

• AI200 — 基于 LPDDR5X，单机架提供 43TB 内存 （今年底）
• AI250 — 第一代 HBC，带宽是 AI200 的 18 倍
• AI300 — 第二代 HBC，带宽是 AI250 的 54 倍

注意这三级跳跃——从 LPDDR5X 到第一代 HBC 是 18 倍跳升，到第二代更是恐怖的 54 倍。这意味着 AI250 就能完成今天需要多块 H100 互联才能完成的推理任务。

# 还有个盲点没说

说了这么多好处，高通有一个细节死咬着不说：HBC 里的加速器到底是什么？

是专用的 Transformer 推理引擎？是一个通用的张量核阵列？还是某种 AI 训练的预处理逻辑？

理论上都可以，但高通就是不给答案。

这让我想起当年所有 DRAM 厂商都做过"近存计算"实验，最后都没能普及——GUC 最近搞的 DRAM-on-Logic 技术也类似，把 1-4 层 DRAM 堆在逻辑上，声称能到 5 TB/s 带宽。

技术路线不是新故事，但能不能规模化落地才是关键。

个人观点：真正的杀招不是性能，是成本

HBM 目前的问题是：好东西，但太贵。一片 H100 的 BOM 里，HBM 占了相当大的部分。CoWoS 封装产能更是长期卡脖子，连 NVIDIA 都要抢。

高通的 HBC 如果真能用标准封装实现接近 HBM 的带宽，还去掉硅中介层，那它带来的最大价值不是"跑多快"，而是把 AI 推理的硬件门槛打下来。

尤其对推理场景——大模型已经部署后，推理成本才是决定能不能大规模用的关键。如果 HBC 能用一个更便宜的封装方案把推理成本砍半，它的市场冲击力可能比"18 倍带宽"这个数字更大。

当然，前提是能落地。高通过去在数据中心领域没少画饼，这次能不能兑现，看 AI250 明年的实际产品。

评论区聊聊

高通这次是动了 HBM 的蛋糕，还是又一次"高通的牛皮"？你觉得 HBC 能真的干掉 HBM，还是又成了实验室里的技术样本？评论区聊聊你的判断。