HBM 疯狂涨价，AMD 被逼出第一颗"内存封装"芯片——Versal Gen 2 带着 288GB/s 带宽来了
HBM 疯狂涨价，AMD 被逼出第一颗"内存封装"芯片——Versal Gen 2 带着 288GB/s 带宽来了 发布标题：HBM涨价逼出AMD首款封装内存SoC，Versal Gen 2来了 HBM（高带宽内存）的价格，已经涨到让 AMD 不得不"另起炉灶"的地步了。 而这第一枪，打在了
HBM 疯狂涨价，AMD 被逼出第一颗"内存封装"芯片——Versal Gen 2 带着 288GB/s 带宽来了
发布标题：HBM涨价逼出AMD首款封装内存SoC，Versal Gen 2来了
HBM（高带宽内存）的价格，已经涨到让 AMD 不得不"另起炉灶"的地步了。
而这第一枪，打在了 Versal 系列上。
AMD 刚刚发布了 Versal Premium Gen 2，这是他们首款搭载 Memory-on-Package（MoP，封装内存）方案的 SoC。不夸张地说，这件事在芯片设计圈引起的思考，可能比产品本身更大。
为什么是"被逼的"？
先看行业大背景。
如果你是这几年做 AI 推理、网络加速、视频处理的硬件工程师，HBM 的价格变化你一定刻骨铭心。AI 爆发之后，HBM 被 NVIDIA 和各大云厂商抢到了天价——产能被数据中心吃掉，价格一路飙涨。
AMD 的 Versal 系列一直是自适应 SoC（Adaptive SoC，本质上就是 FPGA + CPU + AI Engine 的组合），广泛应用于 5G 基站、网络安全、工业控制、AI 推理、航空航天等领域。这些场景不像数据中心那样有无限的预算，HBM 涨价对它们来说是直接冲击。
更致命的是：HBM 的供应链周期完全跟着数据中心走，产品迭代快、生命周期短。而工业/军工客户的典型需求是"一颗芯片要用 10-15 年"——HBM 的更新换代节奏根本对不上。
所以 AMD 的决策链其实很清晰：不能把所有鸡蛋都放在 HBM 这个篮子里。
于是 Versal Premium Gen 2 改用了 LPDDR5X 封装内存——直接在芯片封装里集成最多 4 颗 LPDDR5X，总容量最高 32GB，速度 9000 MT/s，总带宽 288 GB/s。
这个数字什么水平？单从带宽来说，和 GDDR6 的中端水平差不多，但更重要的是它不需要单独的内存 PCB 布线，也不需要额外买 HBM 颗粒。
不仅仅是省内存，整个板子都瘦了 60%
这是一组很容易被忽略、但实际影响巨大的数字：
MoP 方案让整块 PCB 面积减少 60% 以上。
什么意思？以前你设计一块带 Versal 的板子，HBM 或者外挂 LPDDR5X 颗粒需要占用一大片 PCB 面积，还得专门做高频信号走线模拟验证，一个不小心就要"重新打样"——打一次几万到几十万美金没了。
现在 AMD 直接在封装里给你配好了 LPDDR5X，高速接口的模拟验证已经在工厂做完了，你收到芯片的时候内存就是 ready 的。
带来的好处非常直接：
- 研发周期大幅缩短——不用花几个月做 memory 仿真和 PCB 验证
- 板级设计风险归零——搞定供电和物理接口就行
- 新形态因子的可能性打开——比如 EDSFF（企业级和服务器标准形态因子）和 3U VPX（军用加固系统）这两种对 PCB 面积极端苛刻的规格，以前用外挂内存几乎做不到，现在成了一个选项
对于做 5G 基站和军工加固系统的工程团队来说，这颗芯片可能直接解决了他们两三年的设计痛点。
算力提升 10 倍，支持 PCIe 6.0 和 CXL 3.1
MoP 不是唯一的卖点。
AMD 声称 Versal Gen 2 相较于 Gen 1 有 10 倍的计算性能提升。这个数字当然需要结合具体工作负载来看，但在关键接口上，这次直接给到了顶级规格：
- PCIe 6.0 硬 IP（64 Gb/s 速率，带 Integrity and Data Encryption 防护）
- CXL 3.1 支持——可以和 AMD EPYC（霄龙）处理器配合做内存池化与扩展
PCIe 6.0 的 IDE 功能值得一提：它能在链路层对传输的数据做加密防护，防止物理层面的数据泄露。这在网络基础设施和数据中心互联场景下越来越重要。
此外，AMD 还内置了 400G 高速加密引擎——不需要消耗可编程逻辑资源就能跑高带宽加解密。对于电信和军工客户来说，这是真正的"开箱即用，合规无忧"。
温度范围也做了覆盖：-40°C 到 110°C 的工业级宽温设计。
这个设计思路，会和 Lunar Lake 一样被复制到更多产品线吗？
这是整篇文章最有意思的一个问题。
Versal 系列基于 Arm IP，不是 AMD 主线的 x86 产品。但 MoP 这个思路——把内存放进封装——在 x86 界上一次引起广泛讨论，是 Intel 的 Lunar Lake。
Lunar Lake 就是 Intel 把 LPDDR5X 封装到 CPU 上，不用外挂内存条。当时争议很大：有人说这是"把升级路径焊死了"，有人说"集成度高带来的功耗和空间优势是无价的"。
AMD 这次在 Versal 上走出同一条路，意味着：即便在 HBM 不短缺的时候，MoP 在某些场景下的技术优势也是实打实的。
288 GB/s 的带宽 + 零内存信号设计风险 + 60% 的 PCB 面积减少——这三件事放在一起，对于紧凑型边缘设备、军用加固系统、电信一体化设备，本身就是比"HBM 2e"更有吸引力的方案。
HBM 短缺是催化剂，不是根本原因。根本原因是：MoP 在某些场景下就是比 HBM 更合理的工程选择。
个人观点：被短缺逼出来的，有可能是未来十年的方向
这件事让我想到两个判断。
第一，Versal Gen 2 的 MoP 设计很可能被复制到 AMD 的 x86 产品线。
目前 AMD 在客户端路线图上还没有包内存的芯片（除了 3D V-Cache），但 Versal 的成功验证——尤其是在企业级温度范围和市场寿命上的验证——会给 AMD 的 x86 SoC 团队一个强有力的参考。
Intel Lunar Lake 已经走了一条路，AMD Versal Gen 2 走了另一条。两条路最终指向同一个方向：内存正在从"板级组件"变成"封装级组件"。
第二，HBM 的定价权垄断正在被挑战。
NVIDIA 靠 HBM 构建了庞大的显存护城河——GDDR 满足不了带宽，HBM 又被 NVIDIA 包掉了大部分产能。当 AMD 拿着 288 GB/s 的 LPDDR5X MoP 说"这个也能跑 AI 推理"的时候，实际上是在给中小企业和工业用户一个不需要抢 HBM 也能跑的替代方案。
288 GB/s 对于训练肯定不够，但对于 AI 推理、边缘计算、视频分析这类场景，可能比你想的更够用。
什么时候能用上？
AMD 给的 timeline：
- 2026 年底开始送样
- 2027 年下半年量产发货
也就是说，最快一年半之后，你的 5G 基站、网络设备或者国防电子设备里，可能就装着一颗把内存封装在一起的 AMD 芯片了。
评论区聊聊：你觉得「封装内存」会成为未来十年 SoC 的标配，还是只是一个应对 HBM 短缺的临时方案？
